CY8C61x6 CY8C61x7

Характеристики

Грузоподъёмность

нет данных

Вылет

нет данных

Повторяемость позиционирования

нет данных

Масса

нет данных

Степень защиты

нет данных

Характеристики из источника

Строки приведены так, как их печатает производитель: без перевода, пересчёта и сравнения.

れたときの電流引き込みを最小限に抑えます。4.7 kΩ 〜 100 kΩ が標準です。

1.7 to 3.6 V

источник 1

CM4スリープ, CM0+スリープ フラッシュキャッシュが有効な Dhrystone

0.42–0.76 mA (0.65–1.1 mA)

источник 1

CM4アクティブ, CM0+スリープ

0.65–1.6 mA (0.8–2.2mA)

источник 1

CM4スリープ, CM0+スリープ フラッシュキャッシュが有効な Dhrystone

0.7–1.5 mA (1.3–2.2 mA)

источник 1

SID149 II2C1

100 kHz (でのブロック消費電流 – – 30 µA –)

источник 1

MHz XTAL

32.768 kHz (XTAL)

источник 1

電力 = 高 , VDDA ≥

2.7 V

источник 1

の BOD トリップ電圧

1.54 V (以下で BOD)

источник 1

VBACKUP

32 kHz (WCO と RTC を含むバックアップドメインの電源。Figure 15 に示すように、バッテリまた)

источник 1

すべて

260 °C (30 秒)

источник 1

CM0+スリープ, CM4オフ

0.41–0.62 mA (0.6–0.9 mA)

источник 1

SID318 IDD_kHz

32 kHz (水晶でのブロック動作電流 – 0.38 1 µA –)

источник 1

イクル 60/40

90/10 % (、負荷 15)

источник 1

は、VDDD に接続されます。I/O ポート 0 に電力を供給します。

1.7 to 3.6 V

источник 1

A エンド

2.7 V (), (VREF=2.13 V, VDDA >)

источник 1

SID231 IILO2

32 kHz (での ILO 動作電流 – 0.3 0.7 µA –)

источник 1

JTAG バウンダリー スキャン パラメーター

1.1 V ((LP) モード動作の JTAG バウンダリー スキャン パラメーター)

источник 1

イクル 60/40

90/10 % (、負荷 25)

источник 1

時間 ( アクティブから High-Z)

0.9 V ((ULP) モード動作の JTAG バウンダリー スキャン パラメーター)

источник 1

CM4アクティブ, CM0+スリープ

0.9–6.9 mA (1.5–8.6 mA)

источник 1

ドライバーの取得時間。

0.05 % (以下で安定)

источник 1

SID214 F_SWDCLK2

1.71 V (≤ VDDD ≤ 3.6V – – 25 MHz LP モード。)

источник 1

エンド

2.7 V (), (VREF=2.13 V, VDDA >)

источник 1

CM0+スリープ, CM4オフ

0.7–1.3 mA (1.3–2 mA)

источник 1

SID150 II2C2

400 kHz (でのブロック消費電流 – – 80 µA –)

источник 1

SID319 F_kHz

32 kHz (の周波数 – 32.768 – kHz –)

источник 1

ち上り時間。VDD の 10% 〜 90%

≤2.7 V

источник 1

SID292 PSRR

1 kHz (、10 mV リップル時 70 85 – dB VDDA ≥ 2.7 V)

источник 1

エンド 2.7 V), (VREF=2.13 V, VDDA >

2.7 V ())

источник 1

CM4/CM0+ CPU アクティブ / スリープモード

0.6–0.7 mA (1.1–1.1 mA)

источник 1

SID214L F_SWDCLK2L

1.71 V (≤ VDDD ≤ 3.3V6 – – 12 MHz ULP モード。)

источник 1

SID268 TLCLKDUTY LCLK デューティ比 (HIGH 時の

40 % (– 60% % –)

источник 1

ち下り時間。VDD の 10% 〜 90%

≤2.7 V

источник 1

Источники

1. CY8C61x6, CY8C61x7

   технический лист; от производителя; издатель: Infineon; редакция: 2026-10-03

   Где в источнике: れたときの電流引き込みを最小限に抑えます。4.7 kΩ 〜 100 kΩ が標準です。; CM4スリープ, CM0+スリープ フラッシュキャッシュが有効な Dhrystone; CM4アクティブ, CM0+スリープ; SID149 II2C1; MHz XTAL; 電力 = 高 , VDDA ≥; の BOD トリップ電圧; • VBACKUP; すべて; CM0+スリープ, CM4オフ; SID318 IDD_kHz; イクル 60/40; は、VDDD に接続されます。I/O ポート 0 に電力を供給します。; A エンド; SID231 IILO2; JTAG バウンダリー スキャン パラメーター; 時間 ( アクティブから High-Z); ドライバーの取得時間。; SID214 F_SWDCLK2; エンド; SID150 II2C2; SID319 F_kHz; ち上り時間。VDD の 10% 〜 90%; SID292 PSRR; エンド 2.7 V), (VREF=2.13 V, VDDA >; CM4/CM0+ CPU アクティブ / スリープモード; SID214L F_SWDCLK2L; SID268 TLCLKDUTY LCLK デューティ比 (HIGH 時の; ち下り時間。VDD の 10% 〜 90%